單片機控制板的設計原則：
1：
在元器件的布局方面,應該把相互有關的元件盡是放得近一些,例如：
時鐘發生器、晶振、CPU的時鐘輸入端都易產生噪音,在放置的時候應該把它們
靠近些。對于那些易產生噪聲的器件、小電流電路、大電流電路、開關電路等,
應盡使其遠離單片機的邏輯控制電路和存儲電路（ROM、RAM）,如果可能的話將這些電路另外制成電路板,更加有利于抗干擾,提高電路工作時的可靠性！
2：
盡量在關鍵元件,如ROM、RAM等芯片旁邊安裝去耦電容。實際上,印制電路板走
線,引腳走線和接線等都可能含有較大的電感效應。大的電感可能會在VCC走線上引起嚴重的開關噪聲尖峰。防止VCC走線上的開關尖峰的唯一方法是在VCC與電源地之間安放一個0.1UF的去耦電容。如果電路板上使用的是表面安裝零件,可以用片狀電容直接緊靠著元件,在VCC引腳上固定。最好是使用瓷片電容,這是因為這種電容有較低的靜電損耗（ESL）和高頻阻抗,另外這種電容溫度和時間上的介質穩定性也很不錯。盡量不要使用鉭電容,因為它在高頻下的阻抗較高。
另外在安放去耦電容時需要注意以下幾點：
1）在印制電路板的電源輸入端跨接100UF左右的去耦電容,如果體積允許的話,
電容量大一些更好。
2）原則上每個集成電路芯片的旁邊都需要放置一個0.01UF的瓷片電容,如果電路板的空隙太小而放置不下時,可以每10個芯片左右放置一個1~10UF的鉭電容。
3）對于抗干擾能力弱的關斷時電流變化大的元件和RAM、ROM等存儲元件,應該在電源線（VCC）和地線之間拉入去耦電容。
4）電容的引線不要太長,特別是高頻旁路電容不能帶引線。
3：
在這種電路種地線的種類有很多,有系統地、屏蔽地、邏輯地、模擬地等,地線
布局是否合理,將決定整個電路的抗干擾能力。在設計地線和接地點的時候,應該考慮以下問題：
1）邏輯地和模擬地要分開布線,不能合用,將它們各處的地線分別與相應的電源地線相連。在設計時,模擬地線應盡量加粗,而且盡可能加大引出端的接地面積。一般來講,對于輸入輸出的模擬信號,與單片機電路之間最好通過光耦進行隔離。
2）在設計邏輯電路的印制板時,其地線應構成閉環形式,提高電路的抗干擾能力。
3）地線應盡量粗。如果地線很細的話,則地線電阻將會很大,造成接地電位隨電流的變化而變化,致使信號電平不穩,導致電路的抗干擾能力下降主。在布線允許的情況下,要保證主要地線的寬度至少在2－3MM心上,元件引腳上的接地線應在1.5MM左右。
4）要注意掃地點的選擇。當板上信號頻率低于1MHZ時,由于布線和元件之間的電磁感應影響很小,而接地電路形成的環流對于干擾的影響較大,所以要采用一點接地,使其不形成 回路。當電路板上信號頻率高于10MHZ時,由于布線的電感效應明顯,地線阻抗變得很大,此時接地電路形成的環流就不再是主要問題了,所以應采用多點接地,盡是降低地線阻抗。
5）電源線的布置除了要根據電流的大小盡是加粗直線寬度外,在布線進還應使電源線、地線的走線方向與數據線的走線方向一致,在布線工作的,用地線將電路板的底層沒有走線的地方鋪滿,這些方法都有助于增強電路的抗干擾能力。
4.數據線的寬度也應盡可能的寬,以減小阻抗。至少不小于0.3MM,如果采用0.46或者更大則更為理想。
5。由于電路板的過孔會帶來約10PF的電容效應,對于高頻電路,將會引入太多的干擾,所以在布線的時候,應該注意！ |
66821730(技術支持)
