|
/script> 摘要：詳細闡述一種采用PIC16C55單片機實現可控數字語音延遲器的設計方案，同時提供控制電路圖及軟件算法流程圖。
關鍵詞：延遲器 語音信號 PIC單片機 延遲器在音頻信號處理中有著重要而特殊的用途，是制造混響器、回聲信號的重要部件，在無線通信同步控制中也起著重要作用。延遲器大致可分為BBD （Bucket Brigade Device）式延遲器和數字式延遲器兩類。數字式延遲器與BBD式延遲器相比，具有延時時間范圍寬，工作頻帶寬，動態范圍大等特點；而可控式延遲器可以靈活產生多種時延，以便應用于不同的場合。本文介紹一種基于PIC系列單片機的可控數字語音延遲器的設計方案。 本系統采用性價比極高的PIC16C55單片機作為中心控制部件。PID16C55單片機是PIC系列單片機中的低檔型單片機，具有20個I/O，1個定時器和1個WDT，其最短指令周期可達200ns。利用該型號單片機作為控制部件，具有控制快速、擴展方便、低功耗、性能穩定等特點，同時還可以最大限度地減少外圍電路以降低成本，提高性價比。
1 系統工作原理 可控數字語音延遲器的原理框圖如圖1所示。輸入的語音信號先經過低通抗混迭濾波器，濾除其中的高頻成分后送入A/D轉換器。經過A/D轉換后，信號變成數字信號。該數字信號在PIC16C55單片機的控制下被寫入存儲器。系統中高有兩組存儲器，這兩組存儲器在單片機的控制下交替工作：在一個延遲周期內，一組存儲器專門用于存儲本周期內采集的數據，而另一組存儲器專門用于把上一個周期所采集的數據按順序送到數據總線，經過D/A轉換器和低通濾波器后恢復出原始信號。在下一個延遲周期，兩組存儲器交換工作狀態，以后按此不斷循環。可見，延遲的時間取決于A/D轉換器前后兩次啟動的時間間隔和存儲區的大小。在本系統中，利用PIC16C55中的定時器定時產生A/D轉換器的啟動信號，定時器的定時時間為10μs，所以，最小延遲時間為10μs。而存儲區的大小設為256，所以，最大延遲時間為10μs×256=2560μs=2.56ms。系統中的預置單元用來設置延遲單元數，進而得到所需的延遲時間。
系統中A/D轉換器選用ADC0820，其讀模式下的轉換時間為2.5μs。而且，該芯片內置有采樣/保持電路，不需外部時鐘，故可大大簡化電路。因ADC0820的輸入范圍僅為0～+5V，而系統輸入信號的范圍為-5～+5V，所以需對輸入信號進行預處理，使其電壓范圍變為0～+5V。系統中的兩組存儲區用RAM6116中的00H～FFH和100H～1FFH單元代替。預置單元由一個8路開關實現，預置的范圍為0～255。D/A轉換器選用DAC0832。
2 控制電路設計 系統中PIC16C55單片機是中心控制部件。它的主要任務有：定時控制A/D轉換器進行轉換；控制RAM（1）、RAM（2）的讀寫；控制D/A轉換器的轉換；產生RAM（1）、RAM（2）的地信息；控制RAM（1）、RAM（2）的交替；接受預置輸入。控制電路如圖2所示。
RA0接收ADC0820的轉換結束信號，RB0控制ADC0820的啟動，RB1控制RAM6116的寫操作，RB2控制RAM6116的讀操作，同時控制DAC0832的寫操作。PIC16C55 除了控制轉換及讀寫外，還要產生RAM的地址信息及接收預置輸入。在本系統中，由PIC16C55的RC口產生地址信息，同時也能接收預置輸入。系統中利用74LS373作為預置輸入的緩存，而74LS373的OE端由RB3控制。當RC口作為地址發生器時，RB3=OE=1，即74LS373的輸出不允許，其輸出端為高阻態；當RC口接收預置輸入時，RB3=OE=0，即74LS373的輸出允許，其輸出端為預置輸入。系統中兩組存儲區的選擇由RA3控制：當RA3=A8=0時，選擇的存儲區為00H～FFH單元；當RA3=A8=1時，選擇的存儲區為100H～1FFH單元。
3 軟件設計 系統正常工作時的時序如圖3所示。當START變為低電平時，ADC0820開始轉換，轉換時間約為2.5μs。在ADC0820轉換期間，讀存儲區開始讀操作，同時DAC0832開始轉換，存儲區的讀操作時間設為1μs。當ADC0820轉換結束后，INT變為低電平，同時寫存儲區進行寫操作，延時1μs后，START設為高電平。至此，一次的轉換和一次的讀寫操作已經操作已經完成。從此刻到下一次A/D轉換開始的時間內，主要完成的操作有：存儲地址的改變、兩組存儲區的交替及預置值的讀入。 程序流程如圖4所示。 結束語 筆者根據本文的設計方案制作了實際電路，效果良好。在實際應用中，讀者可根據實際情況靈活改變最小延遲時間和最大延遲單元數。通過改變PIC16C55中定時器的定時時間即可改變最小遲時間；通過改變存儲區的大小即可改變最大延遲單元數，進而改變最大延遲時間
|
66821730(技術支持)
