香蕉视频在线观看www_亚洲精品成人av观看_九九九九九热_日韩精品一区二区三区中文无码_a视频在线免费观看_久久成人影院精品777_中文字幕7_乱人伦视频中文字幕_自拍偷拍国产视频_日本黄色录像_日韩高清网站_人人澡人人射

為了拋磚引玉，我先送上幾個源代碼
多進制數字頻率調制(MFSK)系統VHDL程序
--文件名：MFSK
--功能：基于VHDL硬件描述語言，完成對基帶信號的MFSK調制
--說明：這里MFSK的M為4
--最后修改日期：2004.2.13
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity MFSK is
port(clk :in std_logic; --系統時鐘
start :in std_logic; --開始調制信號
x :in std_logic; --基帶信號
y :out std_logic); --調制信號
end MFSK;
architecture behav of MFSK is
process(clk) process(clk,yy) --此進程完成對輸入基帶信號x的MFSK調制
begin
if clk'event and clk='1' then
if start='0' then y<='0'; -- if語句完成2位并行碼到4種載波的選通
elsif yy="00" then y<=not f(3);
elsif yy="01" then y<=not f(2);
elsif yy="10" then y<=not f(1);
else y<=not f(0);
end if;
end if;
end process;
end behav;

--對輸入的基帶信號x進行串/并轉換，得到2位并行信號的yy
begin
if clk'event and clk='1' then
if start='0' then q<=0;
elsif q=0 then q<=1;xx(1)<=x;yy<=xx;
elsif q=8 then q<=9;xx(0)<=x;
else q<=q+1;
end if;
end if;
end process;

FPGA驅動LCD顯示中文字符“年”程序
--文件名：lcd_driver.vhd。
--功能：FGAD驅動LCD顯示中文字符“年”。
--最后修改日期：2004.3.24。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity lcd_driver is
Port ( clk : in std_logic; --狀態機時鐘信號，同時也是液晶時鐘信號，其周期應該滿足液晶數據的建立時間
reset:in std_logic;
lcdda : out std_logic; --寄存器選擇信號
lcdrw : out std_logic; --液晶讀寫信號
lcden : out std_logic; --液晶時鐘信號
data : out std_logic_vector(7 downto 0)); --液晶數據信號
end lcd_driver;

architecture Behavioral of lcd_driver is
type state is (set_dlnf,set_cursor,set_dcb,set _cgram,write _cgram,set_ddram,write_data);
signal current_state:state;
type ram2 is array(0 to 7) of std_logic_vector(7 downto 0);
constant cgram:ram2:=(("00001000"),("00001111"),("00010010"),
("00001111"),("00001010"),("00011111"),("00000010"),("00000010"));--年字符數據存儲器
signal clkk : std_logic;
begin

lcden <= clk ; --液晶時鐘信號
lcdrw <= '0' ; --寫數據

control:process(clk,reset,current_state) --液晶驅動控制器
variable cnt1: std_logic_vector(2 downto 0);
begin
if reset='0'then
current_state<=set_dlnf;
cnt1:=(others => '1');
lcdda<='0';
elsif rising_edge(clk)then
current_state <= current_state ;
lcdda <= '0';
case current_state is
when set_dlnf=>
data<="00111100";--3cH
current_state<=set_cursor;
when set_cursor=>
data<="00000110";--06H
current_state<=set_dcb;
when set_dcb=>
data<="00001111";--0fH
current_state<=set_ cgram;
when set_ cgram=>
data<="01000000";--40H
current_state<=write_ cgram;
when write_ cgram=> --向CGRAM中寫入“年”
lcdda<='1';
cnt1:=cnt1+1;
data<=cgram(conv_integer(cnt1));
if cnt1 = "111" then
current_state<=set_ddram;
end if;
when set_ddram=> --從第一行的起始地址開始顯示
data<="10000000";--80H
current_state<=write_data;
when write_data=>
lcdda<='1';
data<="00000000"; --寫入字符“年”
when others => null;
end case;
end if;
end process;
end Behavioral;