|
許多高速網絡化接口和通信接口規約，對速度的要求也是可編程邏輯器件目前不能處理的難題。其中另外一條對許多器件都是共同的需要的，那就是混合信號集成，這一條也給ASIC－加－可編程－邏輯混合器件帶來了新的生機，除了PLL外，今天的CPLD和FPGA顯然已無法處理模擬信號。專用鐘頻恢復電路和無線基帶處理，是標準單元電路和定制ASIC處理所獨具的模擬功能實例。
在用CPLD和FPGA做較大設計中，功耗仍然是傷腦筋的事情（參考文獻8）。在許多情況下，通過封裝工藝和縮微印刷技術的不斷改進，生產廠家已經能夠使器件的工作電壓逐步降低，從而也使器件能保持（基本上保持）在工作溫度的閾值以下，因為超過工作溫度閾限值器件的功能和長期可靠性就會遭到損壞。I／O緩沖器的靈活性使得可以把這些器件與電源電壓和輸入電平較高、輸出擺幅也較大的那些傳統器件相連接。但是，過高的工頻加上內部邏輯節點頻繁的觸動，會要求增加散熱處理或強制通風冷卻，或兩者都要具備。在ASIC里加上一些快速邏輯電路就會降低整個器件的功耗；但對芯片的"熱點"仍然不能掉以輕心。
開路先鋒
PCI的被普遍認可不僅是在PC領域，在各式各樣的嵌套式設計中也大受歡迎，這就使生產廠家自然而然地把用PCI做的產品，作為打向混合芯片新天地的第一塊問路石（請閱附文"全體到場了嗎？"）。在開發OR3TP12的過程中，Lncent Technologies公司用一個以ASIC為基礎的85000個門的門陣列64位、66MHz PCI啟動程序目標芯核，來代替72個OR3T55的324個邏輯單元電路。OR3TP12還保留252個可編程邏輯單元，Lucent公司估計能容納專用邏輯30000到60000個門。
以0.35μm工藝制作的OR3TP12上包含有兩個64T32位的啟動程序和兩個64T16位的目標FIFO存儲器。四個16位或兩個32位的信號通道在ASIC芯核和FPGA分隔區之間形成橋路。Lucent公司也剛開始銷售OR3LP26B，這是OR3TP12的改進型號，它以0.25μm工藝制造，可以使FPGA邏輯器件的功能更快，并把PCI芯核與FPGA子陣列之間的互連接點翻了一番。Lucent公司還把OR3LP26B上的FPGA邏輯器件的數量也翻了一番，并改進了在PCI芯核和可編程邏輯器件之間運行的鐘頻分布集成網絡。
在半導體廠家中也只有Lucent公司和Atmel公司，在同一個公司"屋檐"下既有ASIC事業部，又有可編程邏輯事業部。Luecnt公司打算利用這種混合邏輯器件的能力，把PCI再瞄向通信接口市場的其他領域。該公司的ORT4622在2000年的第一季度投產，就是這種打算中的首個例子（圖2）。這種芯片上有四個78MHz、8位、雙向接口變換成有622Mbps同步光纖網絡（SONET）能力的四條全雙工串行信道。
也就是說，這個方法能使2.5千兆位的數據流同時流入和流出ORT4622。這個芯片還集成了一些以模擬為中心的電路，如鐘頻和數據恢復，幀功能和指針解釋器，以及相應的FIFO緩沖器。同樣的器件通過其通用的259引腳FPGA分隔區，能支持許多的后端接口，對此該公司聲稱可容納60000至120000個門電路。Lucent公司用標準單元ASIC制作SONET芯核，也可能對所有今后的ASIC＋FPGA的各種器件，采用標準單元電路的加工工藝。該公司計劃在2000年上半年再推出3種以通信為對象的混合芯片，目前正對DSP芯核的集成進行調研。
Quicklogic公司也正在促使PCI與QL5064和QL5032合作上下功夫（圖3）。5064集成的是64位啟動程序目標芯核（也可用作32位），運行頻率可高達75MHz，而第二種芯片又納入了一個32位專用的啟動程序目標芯核，其工頻速度為33MHz。該公司75MHz的選項產品并不是要嚴格順從PCI的產品，封閉型的機箱系統可能用來提高性能。出于同樣的原因，Lucent公司也對其OR3TP12提供一個50MHz的選項。QL5064有片上12.7千位的RAM和用戶可配置的反熔絲式邏輯電路近30000門，器件以456引腳的PBGA封裝。
Quicklogic公司目前在評估一種高速的32位專用的啟動程序目標器件，該器件可能從QL5064派生出來，但封裝引腳要少一些。QL5032是一種208引腳PQFP和26凸緣PBGA封裝，含有16千位片上RAM，并提供可編程邏輯14.5,000門，同樣也是在廠家PASIC3FPGA系列的基礎之上。Quicklogic公司剛把以QL5030為基礎的QL5130投產，有57千位的RAM，13.8,000 FPGA門，同時投產的還有從QL5032派生的QL5232，RAM為25.3千位，FPGA門數為122000個（附文"一個主題，多種表達"）。該公司聲稱其反熔絲技術提供的在PCI芯核和用戶可編程邏輯器件之間堅固耐用的互連點數量，并打算納入覆蓋PCI功能范圍的產品，包括新的標準，如PCI－X,經及高速串行總線和各種通信應用。
微型成為時尚
有些公司已經進行（也可能正計劃進行）把基于ASIC的微處理器或DSP芯核，與可編程邏輯陣列集成組合在一塊芯片上（參考文獻9）。這些廠家包括Chameleon Systems公司（www.chameleon systems.com）、Malleable Technologies公司（www.malleable com）、Morphics Technology公司（www.morphics.com）、Quick Silver Technology公司（www.quick silvertech.com）及Triscend公司（www.triscend.com）。單片可編程邏輯器件有多種用途：可以立即解決否則要在系統板上做成分立的"膠合邏輯器件"，作為適配協處理器，或實現外設功能的用戶專用集。
與Triscend公司一樣，Semiconductor Design Solutions公司也把其現場可編程系統做在一塊8051芯核的單個芯片上（FIPSOC）（表2）。模擬的和數字的外設子系統都是用戶可編程的。每個數字宏單元包括四個4輸入查表和四個觸發器。可配置的模擬電路塊就能實現專用功能，如差分放大，比較和數據轉換。該公司就用這些塊搭成電路，用作信號調節前端，而不是像更常用的模擬應用中那樣。三重陣列配置存儲器板使你能在FIPSOC運行中下載新的位流，并迅速地部分地或全部地完成器件的重新配置。
在這越來越擁擠的賽跑中，Atmel公司以其第一個2.7V現場可編程系統級IC（FPSLIC）系列而成為角逐新手。所有的器件都有一個30MIPS以上的AVR RISC微控制器芯核，在其上Atmel公司又加了一個專用的硬件乘法單元，32千字節 的用戶可分隔代碼和數據RAM、多引腳封裝上的SPI、兩個UART、兩個8位的實時計數器、一個16位定時器／計數器，一個看門狗計時器和一個實時時鐘。這種可編程邏輯陣列有576到2304個邏輯單元（估計10000至40000個門）和4.6至18.4千位的專用RAM，是以Atmel公司的AT40K FPGA中派生出來的。在CPU和FPGA之間的通信信道，有多到四個FPGA生成的中斷。
要把單片系統的廣告變成現實，設計工具的支持至少與半導體器件的能力同樣重要。Atmel公司的System Designer(系統設計師)工具集，把廠家的IDS FPGA合成及布局-路由軟件與Studio AVR編譯程序組合在一起。System Designer也把Mentor Graphics公司（www.mentorg.com）的功能互-驗難工具和Model Technologies公司（www.model.com）的仿真器和波形觀察器合在一起（圖4）。AT40K FPGA結構自然適用于適配性硬件加速功能，而且System Designer還能使你快速地鑒定多個硬件對軟件的分隔方案，而用不著在線仿真器或試驗板上進行。
更為通用的方案
選擇一個專項應用的標準產品，例如Atmel公司、Lucent公司或Quicklogic公司的某個器件作借鑒，在你設計自己的專用片子而用其他方法派生時，你就會從中獲得不同的受益。你不必擔心NRE的費用、最低產量要求及昂貴的設計工具，上市的時間以及首次功能風險。你還可以避開在剩下設計中涉及到購買、修改及知識產權（IP）等潛在的麻煩事情。但是，有時買來的現成片子并不適合你的要求；可能缺少你設計中要求的某些性能，也可能含有許多你不需要也不愿為之付出代價的功能等等。
LSI Logic公司是一家ASIC生產廠家，并成了可編程邏輯IP的供應商，還同Adaptive Silicon公司結成伙伴關系（參考文獻10）。LSI Logic公司在其0.18μmG12加工工藝基礎上開始提供可編程邏輯器件嵌入芯核的能力。Adaptive Silicon公司邏輯單元的技術繼承又延伸回到National Semiconductor公司的Clay和NAPA結構（www.national.com/appinfo/milaero/napa1000），以及Concurrent Logic公司的技術，而這又成為Atmel公司AT6000系列的基礎。
LSI Logic公司和Adaptive Silicon公司目前與為數不多的幾家用戶對半導體器件和設計軟件做了第一步的測試；兩家公司希望在明年上半年能把范圍加大。與更為通用的多路復用邏輯單元或查表邏輯不同，LSI Logic公司選擇用Adaptive Silicon公司的半加器單元，這種單元能與算法專用電路很好地協調。更為通用的設計也要求更完備的路由資源，但與Adaptiver Silicon公司的結構，就未必能有效地配合。
這兩家公司都看到了嵌入芯核會有一系列的應用項目。這些應用包括可以為多種系統配置服務的通用ASIC，方法是將邏輯器件的子集置入可編程門電路，或是現場可重編程的ASIC，以此應對不斷演變的標準或查定故障。可重配置計算是另一種可能的使用模式，而且即使你的目標是百分之百的用ASIC做的片子，也可以用混合器件使產品迅速上市。查定故障是這些方案中可行性最差的，因為當你完成ASIC時，你并不知道以后問題會出在什么地方。不過，你可以把可編程邏輯器件放在風險特別大的ASIC附近，并希望片上的互連足以彌補設計上其余部分的FPGA 陣列。
從歷史的角度看，設計軟件的開發時間滯后了新的可編程邏輯結構的推出。不過，由于國防高級研究課題開發署多年來的認可，曾在National Semiconductor公司工作過的Adaptive Silicon公司的工程師們，一直都既不缺時間，也不缺資金。Atmel公司也把FPGA IP的能力推薦給愿意試做的用戶，該公司的官員們相信，根據ASIC電路的規模，他們能夠以較好的性能價格比集成可編程邏輯芯核，其門數達到10000至80000門（576至4608個邏輯單元）。與該公司用AVR做的混合式片子一樣，Atmel公司將把AT40K FPGA作為ASIC上嵌套FPGA的產品基礎。
| 
66821730(技術支持)
