|
|
| <!--插入廣告JS代碼--> |
第三章 TMS320VC5402原理和應用 I．TMS320C5402的主要特征；
1：CPU結構；
1） 先進的多總線結構，一個程序總線，三個數據總線， 四個地址總線。
2） 40-BIT的算術邏輯單元（ALU），包括一個40-BIT的桶形移位器和兩個獨立的40-BIT累加器（ACC）。
3） 17×17-BIT并行乘法器，耦合至一個專用的加法器，作非流水的單周期乘法/累加運算（MAC）。
4） 比較，選擇，存儲單元（CSSU），供Viterbi運算作加法/比較選擇。
5） 指數編碼器，在單周期內計算一個40-BIT累加器值的指數。
6） 兩個地址發生器，包括8個輔助寄存器和兩個輔助寄存器算術單元。
2：指令集；
1） 單指令循環和塊循環操作；
2） 塊存儲器搬移指令，更便于程序和數據管理；
3） 32-BIT長操作數指令；
4） 同時讀取2操作數和3操作數指令；
5） 算術指令帶并行存儲和并行裝入；
6） 條件存儲指令；
7） 快速中斷返回；
3：片內外設；
1） 軟件可編程等待狀態發生器；
2） 軟件可編程存儲體切換；
3） 片內鎖相環（PLL）時鐘發生器，內部振蕩器或外部時鐘；
4） 外部總線斷開控制，以禁止外部數據總線，地址總線和控制總線；
5） 數據總線可以掛起；
6） 可程控定時器；
4：存儲器；
192K字×16-bit可尋址空間（64K字程序，64K字數據，64字I/O）。加上外部存儲器，數據程序存儲空間擴充到1M*16bit,片內置4K*16bit P/D ROM和16K*16bit DARAM。
5：電源；
1） 用節電模式的IDLE1，IDLE2，IDLE3作功耗控制。
2） 可以禁止CLKOUT信號。
6：仿真；
IEEE1149.1邊界掃描邏輯與片內掃描邏輯接口。
7：速度；
單周期10ns執行時間，定點指令（5/10/20/40/100MIPS）可選擇。
<!--mstheme-->
66821730(技術支持)
